基于FPGA自适应数字频率计的设计任务书

 2022-04-11 20:49:03

1. 毕业设计(论文)的内容、要求、设计方案、规划等

设计要求:系统可以对外界输入的频率信号进行自动测量,并根据信号频率的大小自动调节档位,提高测量精度. 设计一个4位十进制数字式频率计,共分4档,其测量范围分别是:1档(0~9999Hz)、2档(10~99.99kHz)、3档(100.0~999.9kHz)、4档(1.000~999MHz). 使自动换档的实现更加简单可靠.

2. 参考文献(不低于12篇)

[1]赵曙光、郭万有、杨颁华编著可编程逻辑器件原理、开发与应用[M]西安电子科技大学出版社,2000。130~145 [1] 曾光,冯锐.基于FPGA的数字频率计VHDL软件实现方法 [J].软件导刊.2009 (02)

[2] 嵇碧波,刘吉.基于FPGA数字频率计 [J]. 电子测量技术. 2006 (04)

[3] 张兆莉,蔡永泉,王珏. 基于FPGA的数字频率计的设计与实现 [J]. 自动化仪表. 2006 (11)

剩余内容已隐藏,您需要先支付 10元 才能查看该篇文章全部内容!立即支付

发小红书推广免费获取该资料资格。点击链接进入获取推广文案即可: Ai一键组稿 | 降AI率 | 降重复率 | 论文一键排版