基于FPGA的FIR数字滤波器的实现任务书

 2022-07-06 22:30:33

1. 1. 毕业设计(论文)的内容、要求、设计方案、规划等

设计要求:

1、 对FIR数字滤波器的硬件实现方法进行理论研究,设计并实现一个截止频率为20khz通带波纹为0.05db的低通滤波器。并在Cyclone II 2C35芯片上实现。滤波前后波形通过示波器展示。

2、 用Cyclone II 2C35芯片和音频编解码芯片TLV320AIC23B实现一个可以滤除音频信号中高频噪声的音频FIR数字低通滤波器。

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

2. 参考文献(不低于12篇)

[1]吴舟桥.用VHDL实现查找表方式的FIR滤波器 [J ] .世界电子元器件,2003 ,8 :61~63[2]金昕.一种用FPGA实现的FIR滤波器结构[J ] .微电子学,29 , (1) :58~61[3]宋 千.基于FPGA的FIR滤波器的高效实现[J ] .信号处理,10 (5) :385~391[4]刘春霞. FIR内插滤波器结构与实现综述[J ] .舰船电子工程,2005 , (2) 19~23[5]潘永才.数字FIR滤波器的MATLAB设计[J ] .半导体技术,26 (8) 52~57[6]王晓勇. FPGA的基本原理及运用[J ] .舰船电子工程,2005 , (2) :82~85[7]扬小牛.软件无线电原理与应用[ M] .电子工业出版社[8] 蒋垒等.基于FPGA的FIR数字滤波器算法实现。 舰船电子工程

[9] 张维玺.FIR数字滤波器的模块设计.云南工业大学学报,1995.4

[10] 黄红,林德众.RR数字滤波器的FPGA实现.江汉大学学报(自然科学版,)2004.4[11] Frakn.N,Viatljci,F.FIR滤波器系数的生成.电子产品世界.1995.8

[12] YOO H, ANDERSON D V. Hardware-efficient distributed arithmetic architecture for high-order digital filters[C]//ICASSP.2005,5:125-128

剩余内容已隐藏,您需要先支付 10元 才能查看该篇文章全部内容!立即支付

以上是毕业论文任务书,课题毕业论文、开题报告、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。