基于FPGA的数字秒表设计任务书

 2022-08-29 09:08

1. 1. 毕业设计(论文)的内容、要求、设计方案、规划等

FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,是一种高密度的可编程逻辑器件。电子设计自动化( EDA) 技术使得设计者可以利用硬件描述语言和EDA技术的工具软件实现系统硬件功能。EDA是电子设计自动化(Electronic Design Automation)的缩写,在20世纪90年代初从计算机辅助设计(CAD)、计算机辅助制造(CAM)、计算机辅助测试(CAT)和计算机辅助工程(CAE)的概念发展而来。EDA技术是以大规模可编程逻辑器件及集成电路为设计载体,依赖计算机在EDA工具软件平台上,对以硬件描述语言HDL(Hardware Description Language)为系统逻辑描述手段完成的设计文件,自动完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、布局布线,以及逻辑优化和仿真测试,最终形成集成电子系统或专用集成芯片的一门技术。超高速硬件描述语言Verilog HDL,是对数字系统进行抽象的行为与功能描述到具体的内部线路结构描述, 利用EDA工具可以在电子设计的各个阶段、各个层系进行计算机模拟验证, 保证设计过程的正确性, 可大大降低设计成本, 缩短设计周期。

QuartusII是Altara公司推出的一个基于Altara器件进行逻辑电路设计的体系结构化的完整集成环境。本文以QuartusII6.0 为设计平台,以现场可编程门阵列(FPGA)器件为核心,以Verilog为设计语言设计了一个数字秒表,并使用QuartusII6.0的综合器和仿真器对系统进行了编译和仿真,得出了正确的仿真结果。最后以Altera DE2开发板为实验平台,下载到开发板上进行验证。文中也给出了设计源代码。

开题之前要给出整体规划,设计需要的几个模块,附图附表信息准确清晰。

2. 参考文献(不低于12篇)

1.FPGA与SOPC设计教程-DE2实践 张志刚编著 西安电子科大出版

2.EDA技术与实验教程 宋烈武编著 电子工业出版社

3. 基于Altera FPGA/CPLD的电子系统设计及工程实践 杨春玲编著 人民邮电出版社

剩余内容已隐藏,您需要先支付 10元 才能查看该篇文章全部内容!立即支付

以上是毕业论文任务书,课题毕业论文、开题报告、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。