1. 毕业设计（论文）的内容、要求、设计方案、规划等
为了减少FIR滤波器对FPGA资源的消耗，设计了对称转置结构的FIR滤波器，并采用优化CSD编码，使滤波器运算单元得到更多的资源复用。
该设计应用DSP Builder建立模型，以图形化界面实现一个16阶的低通FIR滤波器，并用Modelsim和QuartusⅡ进行仿真。
将利用优化CSD编码设计的FIR滤波器和用最佳CSD编码设计的滤波器进行对比，结果表明前者使用更少的FPGA资源，且优化设计的FIR滤波器较直接乘法实现方式及分布式实现方式节省较多的硬件资源，具有实现流程快速、灵活以及调试方便等优点。
剩余内容已隐藏，您需要先支付后才能查看该篇文章全部内容！
2. 参考文献（不低于12篇）
[1]T.Larrabee,TestpatterngenerationusingBooleansatisfiability,IEEETrans.Comput.-AidedDesignIntegr.CircuitsSyst.,vol.11,no.1,pp.415,Jan.1992.
[2]Y.VoronenkoandM.Pschel,Multiplierlessmultipleconstantmultiplication,ACMTrans.Algorithms,vol.3,no.2,May2007.
[3]A.Hosangadi,F.Fallah,andR.Kastner,Simultaneousoptimizationofdelayandnumberofoperationsinmultiplierlessimplementationoflinearsystems,inProc.Int.WorkshopLogicSynthesis,2005.
剩余内容已隐藏，您需要先支付 10元 才能查看该篇文章全部内容！立即支付
