1. 毕业设计（论文）主要内容：
在FPGA实验平台上采用VHDL硬件描述语言设计一台智能信号发生器，内容包含A/D和D/A电路设计、显示和键盘电路设计； 要求设计实现的信号发生器输出信号类型包括方波、矩形波、三角波和正弦波，输出方波的频率范围1Hz~1MHz，正弦波、三角波频率范围10Hz~100KHz，输出信号波形没有明显失真。
2. 毕业设计（论文）主要任务及要求
1）在对文献资料充分调研的基础上撰写并提交开题报告；
2）提供基于FPGA的智能信号发生器的总体设计方案，完成基于Quartus II平台的硬件系统的搭建和软件的编写，并实现设计内容要求的相关指标；
3）撰写并提交毕业设计论文，字数不少于12000字，图不少于12幅，包括电路原理图、流程图、结构框图、程序框图等，参考文献不少于15篇（其中近五年外文文献不少于3篇)；
剩余内容已隐藏，您需要先支付后才能查看该篇文章全部内容！
3. 毕业设计（论文）完成任务的计划与安排
第1~3 周：查阅相关文献资料；在明确设计内容的基础上撰写并提交开题报告；
第 4~6 周：学习并掌握VHDL相关知识和基于FPGA的设计技能，确定系统整体实现方案；
第7~12周：完成系统涉及的硬件电路与软件设计；
剩余内容已隐藏，您需要先支付后才能查看该篇文章全部内容！
4. 主要参考文献
1）李君华. 基于FPGA的信号发生器[J]. 数字技术与应用, 2015(1):78-79.
剩余内容已隐藏，您需要先支付 10元 才能查看该篇文章全部内容！立即支付
以上是毕业论文任务书，课题毕业论文、开题报告、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
