基于CPLD的频率计的设计与实现任务书

 2021-08-19 11:08

1. 毕业设计(论文)主要目标:

将待测信号进入自动增益电路AGC,其输出电压增益到一个大于后级滞回比较器窗口电压的固定值,经过比较器电路后,输出给CPLD进行频率和占空比的测量,并最终显示在屏幕上。

在CPLD内部,数字电路系统与片内单片机通信,基于闸门时间为1s的等精度测量算法,测算相关参数。

2. 毕业设计(论文)主要内容:

以电子测量中的等精度法为基本原理,以相关计数法测频为主要实现手段,通过CPLD实现以设计高频宽、低误差的频率、占空比测量系统为目标,并通过LCD进行数据显示。

目的在于设计出一个高频宽(0.1Hz~30MHz),低误差(误差精度为小数点后5位)的频率、占空比参数测量系统。

此外本课题还针对提高频率计的测量精度以及抗噪声能力, 优化前级去噪网络以及在前级网络中通过AGC电路(自动增益控制网络)将宽频带内信号放大到相同的幅值大小以便比较器进行比较输出。

剩余内容已隐藏,您需要先支付后才能查看该篇文章全部内容!

3. 主要参考文献

[1]张永瑞. 电子测量技术基础[M]. 西安:西安电子科技大学出版社, 2009.

[2]夏宇闻. Verilog数字系统设计教程[M]. 北京:北京航空航天大学出版社, 2013.

[3]侯伯亨.VHDL硬件描述语言与数字逻辑电路设[M] 西安:西安电子科技大学出版社,2009.

[4]Sergio, Franco. 基于运算放大器和模拟集成电路的电路设计[M]. 西安:西安交通大学出版社, 2004.
剩余内容已隐藏,您需要先支付 5元 才能查看该篇文章全部内容!立即支付

以上是毕业论文任务书,课题毕业论文、开题报告、外文翻译、程序设计、图纸设计等资料可联系客服协助查找,微信号:bysjorg 、QQ号:3236353895;