1. 1. 毕业设计（论文）的内容、要求、设计方案、规划等
近年来基于CPLD/FPGA的频率计由于其系统简单可靠、精度高等优点，得到了广泛使用。本设计就是基于CPLD设计一款基于等精度原理测频的高精度频率计。原理如下：利用CPLD芯片在采样时间内对外界输入的被测信号和标准信号进行计数。外界输入的方波信号个数与标准信号个数之比乘以标准频率就是被测信号频率。
设计要求如下：
(1) 被测信号类型：正弦波、方波。
剩余内容已隐藏，您需要先支付后才能查看该篇文章全部内容！
2. 参考文献（不低于12篇）
[1]耿兴隆，李振川，马晓涛.基于CPLD的数字频率计的设计实现[J].河北软件职业技术学院学报，2010，12(3)：51-54
[2]徐瑞亚，邹传琴，宁向前，等.CPLD在数组平率及设计中的应用[J].信息化研究，2011，37(3)：30-32
[3]谢檬，申忠如.基于CPLD的等精度频率计的设计[J].微计算机信息，2011，27(4)：58-59
剩余内容已隐藏，您需要先支付 10元 才能查看该篇文章全部内容！立即支付
